
CHEAT SHEET — CHƯƠNG 8

Hồi tiếp (Feedback)


Công thức tra cứu nhanh, kèm minh họa mạch/đồ thị trích từ Lecture 8 — dựa trên Razavi, Chương 8 — được mang theo khi làm bài tập/kiểm tra

Bảng ký hiệu

A, A0, H(s)	Độ lợi vòng hở của khối khuếch đại thuận	***β, G(s)***	Hệ số / mạng hồi tiếp
Aβ, GH	Loop gain (độ lợi vòng)	***T***	Return ratio (quy ước T=−Aβ)
A_CL, A_CLI	Độ lợi vòng kín / độ lợi vòng kín lý tưởng (Aβ→∞)	***Gm, AI, R0***	Độ lợi hỗ dẫn / dòng / hỗ trở vòng hở
RF, RS	Điện trở hồi tiếp / điện trở cảm biến (sense) hay suy giảm nguồn	***C1, C2***	Tụ điện bộ chia điện dung hồi tiếp
gm, gmb, ro	Hỗ dẫn gate / thân, điện trở ra tín hiệu nhỏ	***Rin, Rout***	Trở kháng vào/ra (open/closed tùy ngữ cảnh)
fp, f3dB, ω0	Tần số cực vòng hở / tần số −3dB / tần số góc cực	***Ve, Ie***	Điện áp/dòng sai số tại nút cộng (error signal)
Z,Y,H,G-param.	Mô hình mạng hai cổng biểu diễn mạng hồi tiếp có tải	***Z21,Y21,H21,G21***	Tham số hồi tiếp ngược — đóng vai trò β khi có tải
G11, G22	Điện dẫn tải ở cổng ra / cổng vào (mô hình G rút gọn)	‖	Ký hiệu mắc song song (R1‖R2)

#	Trường hợp / Điều kiện	Công thức kết quả	Ghi chú nhanh
I. TỔNG QUAN VỀ HỒI TIẾP (GENERAL CONSIDERATION)			
1	Sơ đồ khối tổng quát nhất: nút cộng X(s) − G(s)Y(s), qua khối thuận H(s)	**Y(s)/X(s) = H(s) / [1+G(s)H(s)]** G(s)H(s) = loop gain (loop transmission)	Nền tảng của toàn chương; (1+loop gain) quyết định mọi lợi ích của hồi tiếp
	 $$Y(s) = H(s)[X(s) - G(s)Y(s)]$$ $$\frac{Y(s)}{X(s)} = \frac{H(s)}{1 + G(s)H(s)}$$ *Sơ đồ khối tổng quát hệ hồi tiếp âm và công thức hàm truyền vòng kín (slide 4)*		
2	Hồi tiếp sâu (deep feedback): loop gain G(s)H(s) rất lớn	**Y(s) ≈ X(s)/G(s)**	Đáp ứng gần như chỉ phụ thuộc mạng hồi tiếp G(s) (thụ động, chính xác), không phụ thuộc H(s) (transistor, kém chính xác)

#	Trường hợp / Điều kiện	Công thức kết quả	Ghi chú nhanh
	Ghi nhớ / Ý nghĩa vật lý — Mục I • Công thức Y/X=H/(1+GH) là NỀN TẢNG của mọi phân tích hồi tiếp trong chương — luôn nhận diện đúng khối thuận H và khối hồi tiếp G trước khi tra công thức cụ thể ở các mục sau. • Trực giác "hồi tiếp sâu": khi loop gain lớn, tín hiệu hồi tiếp gần như "sao chép" tín hiệu vào, buộc đáp ứng hệ thống chỉ còn phụ thuộc mạng hồi tiếp G (R, C — chế tạo chính xác) chứ không phụ thuộc H (transistor — gm, ro trôi theo công nghệ/nhiệt độ). • Mẹo nhận diện nhanh: mọi lợi ích của hồi tiếp (giảm nhạy độ lợi, tăng băng thông, đổi trở kháng — Mục II) đều bắt nguồn từ CÙNG một thừa số (1+loop gain) ở mẫu số — chỉ cần xác định đúng loop gain là suy ra được tất cả.		
II. BA TÍNH CHẤT CỦA HỒI TIẾP (PROPERTIES OF FEEDBACK)			
3	Gain desensitization — dạng cụ thể A (thuận), β (hồi tiếp)	**$A_{CL} = A/(1+A\beta) = (1/\beta)\cdot[A\beta/(1+A\beta)]$** $A\beta \gg 1 \Rightarrow A_{CL} \approx 1/\beta$ Dạng return-ratio: $A_{CL} = A_{CLI}\cdot(-T)/(1-T)$, $T=-A\beta$, $A_{CLI}=1/\beta$	Độ lợi vòng kín gần như chỉ phụ thuộc β (chính xác), không phụ thuộc A (kém chính xác)
4	Ví dụ — bộ chia điện dung hồi tiếp (CS stage, C1: Vin→X, C2: X→Vout, X = cực cổng M1)	KCL tại X: $(V_{out}-V_X)C_2s=(V_X-V_{in})C_1s$; $V_X=-V_{out}/(g_{m1}r_{o1})$ **$g_{m1}r_{o1}$ lớn ⇒ $V_{out}/V_{in} \to -C_1/C_2$**	KẾT LUẬN (đã đối chiếu Razavi + tính lại KCL bằng đại số): dùng ĐÚNG kết quả KCL $-C1/C2$. Nhãn $\beta\approx C2/(C1+C2)$ trên slide 8 chỉ là tỉ số sensing đơn thuần (V_X/V_{out} khi $V_{in}=0$) — KHÔNG phải β để suy ra $A_{CL}\approx 1/\beta$, vì mạch này là cộng DÒNG ĐIỆN tại nút ảo X (kiểu charge-amplifier/TIA), không phải trừ ĐIỆN ÁP kiểu series-shunt. Kiểm chứng số: C1=2pF,C2=0.2pF,$g_{m1}r_{o1}$=200 ⇒ KCL chính xác cho −9.48 (xấp xỉ $-C1/C2=-10$), còn áp 1/β máy móc cho ra +11 — sai cả dấu lẫn độ lớn.
	$$(V_{OUT}-V_X)C_2s=(V_X-V_{in})C_1s$$ $$V_X=-V_{OUT}/g_{m1}r_{o1}$$ $$\Rightarrow \frac{V_{OUT}}{V_{IN}}=-\frac{1}{\left(1+\frac{1}{g_{m1}r_{o1}}\right)\frac{C_2}{C_1}+\frac{1}{g_{m1}r_{o1}}}$$ $$=-\frac{C_1}{C_2}\ ,\ \text{for large}\ g_{m1}r_{o1}$$ *Chứng minh KCL: Vout/Vin → −C1/C2 khi gm1ro1 lớn (slide 9)*		
5	Bandwidth modification — vòng hở 1 cực: A=A0/(1+jf/fp)	DC gain vòng kín ≈ 1/β **$f_{3dB,CL} = f_p\cdot(1+A_0\beta)$** Gain-bandwidth product ≈ không đổi	Ứng dụng (slide 12): xung vuông 20MHz — 1 tầng Av=100/f3dB=10MHz méo dạng ($\tau\approx 16$ns); 2 tầng Av=10×f3dB=100MHz mỗi tầng giữ dạng tốt ($\tau\approx 1.6$ns), $\tau\approx 1/(2\pi f_{3dB})$. Nên dùng nhiều tầng gain thấp/BW rộng hơn 1 tầng gain cao/BW hẹp



#	Trường hợp / Điều kiện	Công thức kết quả	Ghi chú nhanh
	 *Bode plot: vòng kín thấp hơn nhưng băng thông rộng hơn (1+βA0) lần so với vòng hở (slide 11)*		
6	Terminal impedance — sensing ĐIỆN ÁP ở ngõ ra (shunt/vôn kế), tổng quát	**Rout,CL = Rout / (1+βA0)**	Hồi tiếp giữ Vout gần như không đổi ⇒ hoạt động giống nguồn áp lý tưởng ⇒ Rout giảm theo hệ số loop gain
7	Ví dụ hồi tiếp cục bộ — Rin nút cascode (M1 trên/M2 dưới, C1/C2 hồi tiếp về cổng M2)	Vòng hở: Rin,open = 1/(gm1+gmb1) **Rin,closed = Rin,open/(1+A_OLβ)** A_OLβ = [C1/(C1+C2)]·gm2·RD	Vòng hồi tiếp cục bộ (không bao toàn mạch) vẫn tính được bằng đúng phương pháp loop-gain
8	Ví dụ hồi tiếp cục bộ — Rout với source degeneration RS (M1 CS, M2 hồi tiếp qua C1/C2)	**Rout,closed = Rout,open/(1+A_OLβ)** A_OLβ=[C1/(C1+C2)]·gm2·(RS‖1/(gm1+gmb1))·(gm1+gmb1)RD	Loop gain = tích 3 chặng: chia áp C1/C2 → gm2 qua nút nguồn M1 → khuếch đại ngược lên Vout qua (gm1+gmb1)RD


Ghi nhớ / Ý nghĩa vật lý — Mục II


- Ba tính chất luôn đi CÙNG NHAU khi đóng vòng: gain giảm còn ≈1/β, băng thông tăng (1+Aβ) lần, trở kháng bị "kéo" theo cùng hệ số loop gain — không có gì "miễn phí": tích Gain×Bandwidth gần như bảo toàn (Case 5).
- Chiều thay đổi trở kháng phụ thuộc kiểu SENSING/RETURN tại đúng cổng đó: sensing ĐIỆN ÁP (shunt ở ra) ⇒ Rout GIẢM (Case 6); sensing DÒNG ĐIỆN (series ở ra) ⇒ Rout TĂNG — sẽ thấy rõ ràng hơn ở Case 18, Mục IV.
- Vòng hồi tiếp CỤC BỘ (không bao trọn mạch, Case 7/8) vẫn tuân theo đúng công thức A/(1+Aβ) — chỉ cần xác định đúng "khối thuận" và "mạng hồi tiếp" cục bộ quanh nút đang xét, không nhất thiết phải là toàn mạch.
- Case 4 là lời cảnh báo quan trọng nhất Mục này: KHÔNG được gán nhãn β một cách máy móc cho mọi mạng hồi tiếp trông giống bộ chia — chỉ khi mạch thực sự TRỪ điện áp (return kiểu series) thì A_CL≈1/β mới áp dụng trực tiếp; mạch cộng dòng tại nút ảo (charge-amplifier) phải giải bằng KCL đầy đủ.

III. LOẠI KHUẾCH ĐẠI LÝ TƯỞNG & CƠ CHẾ SENSING/RETURN

9	Nhận diện loại khuếch đại theo bản chất vào/ra (điện áp hay dòng điện)	Voltage (Vin→Vout): Rin=∞, Rout=0 Transimpedance (Iin→Vout): Rin=0, Rout=0 Transconductance (Vin→Iout): Rin=∞, Rout=∞ Current (Iin→Iout): Rin=0, Rout=∞	4 loại lý tưởng này ánh xạ trực tiếp 4 cấu hình hồi tiếp: series-shunt, shunt-shunt, series-series, shunt-series

#	Trường hợp / Điều kiện	Công thức kết quả	Ghi chú nhanh
	 *Bốn loại khuếch đại lý tưởng và mô hình tín hiệu nhỏ tương ứng (slide 17)*		
10	Quy tắc nhận diện sensing/return tại 1 cổng mạch	Vôn kế mắc SONG SONG (shunt) → sensing/return kiểu SHUNT Ampe kế mắc NỐI TIẾP (series) → sensing/return kiểu SERIES	Quy ước đặt tên cấu hình: tên đầu = ngõ vào (return), tên sau = ngõ ra (sensing)
	 *Sensing điện áp (voltmeter/shunt) vs. dòng điện (ammeter/series) (slide 21)*		
11	Ví dụ 8.1 — tầng hỗ dẫn ghép 2 tầng (M1 CS tải RD∥ro1, M2 CS không tải)	**$Gm = -gm1 \cdot (ro1 \| RD) \cdot gm2$**	= độ lợi áp tầng 1 (−gm1(ro1∥RD)) nhân hỗ dẫn tầng 2 (gm2)

#	Trường hợp / Điều kiện	Công thức kết quả	Ghi chú nhanh
	Ghi nhớ / Ý nghĩa vật lý — Mục III • Bốn loại khuếch đại lý tưởng (Voltage/Transimpedance/Transconductance/Current) được định nghĩa HOÀN TOÀN bởi cặp (Rin, Rout) lý tưởng (0 hoặc ∞) — đây chính là "mục tiêu thiết kế" mà 4 cấu hình hồi tiếp ở Mục IV–V sẽ hiện thực hóa bằng transistor thật. • Mẹo nhận diện nhanh sensing/return tại 1 cổng: thấy vôn kế (đo SONG SONG) → cổng đó là SHUNT; thấy ampe kế (đo NỐI TIẾP) → cổng đó là SERIES. Tên cấu hình luôn viết theo thứ tự (return ở ngõ vào)-(sensing ở ngõ ra), ví dụ "series-shunt". • Ghép nối tiếp các tầng transistor cơ bản (CS/CG/CD, Case 9) theo đúng chuỗi Vin→…→Iout hoặc Vin→…→Vout (như Ex8.1) là cách xây mọi mạch khuếch đại hồi tiếp phức tạp hơn trong phần còn lại của chương.		
IV. CẤU HÌNH HỒI TIẾP I — SERIES-SHUNT & SERIES-SERIES			
12	Series-Shunt (Voltage-Voltage): return nối tiếp ở vào, sensing song song ở ra	**Vout/Vin = A0/(1+A0β)**	Cổng return (series) của mạng β cần Rout thấp; cổng sensing (shunt) cần Rin cao — để không tải mạch chính
13	Series-Shunt — trở kháng ra vòng kín (= Case 6 áp dụng đúng cấu hình này)	**Rout,CL = Rout/(1+βA0)**	Sensing điện áp ở ngõ ra ⇒ Rout giảm
14	Series-Shunt — trở kháng vào vòng kín (giả thiết sensing áp lý tưởng: IF≈0)	**Rin,CL = Rin·(1+A0β)**	Return nối tiếp ở ngõ vào ⇒ Rin tăng. Kết hợp Case 13: Rin cao/Rout thấp = đúng đặc tính Voltage Amplifier lý tưởng
15	Ví dụ 8.2 — cặp vi sai M1/M2 (tải PMOS M3/M4), hồi tiếp qua C1/C2 vào cổng M2	**Loop gain: βA0=[C1/(C1+C2)]·gm1(ro2∥ro4)** **Rout,closed = (ro2∥ro4)/(1+βA0)**	Phương pháp: cắt vòng tại X, bơm Vt (Vin=0), đo VF quay lại qua bộ chia C1/(C1+C2)
	 *Ví dụ 8.2: hiện thực series-shunt bằng cặp vi sai CMOS (slide 29)*		
16	Ví dụ 8.3 — common-gate M1, cổng nối nút P (chia điện dung C1/C2 từ Vout thay vì Vb cố định)	Vòng hở: Rin,open = 1/(gm1+gmb1) **Rin,closed = Rin,open · {1+[C1/(C1+C2)]·gm1RD}**	Hồi tiếp cục bộ dạng này làm TĂNG Rin (khác chiều so với Case 7 — minh chứng: chiều tăng/giảm phụ thuộc cấu trúc kết nối cụ thể)
17	Series-Series (Current-Voltage): return nối tiếp ở vào, sensing nối tiếp ở ra	**Iout/Vin = Gm/(1+GmRF)**	Cả 2 cổng của mạng hồi tiếp đều là series ⇒ cả 2 cần trở kháng THẤP (giống ampe kế/nguồn áp lý tưởng)
18	Ví dụ 8.4 — CS M1, điện trở cảm biến r≪ro1 nối tiếp ở drain, khuếch đại phụ A1 hồi tiếp về nút cộng	**Loop gain: VF/Vt = −gm1·r·A1** **Rout,closed = (1+gm1rA1)·ro1**	Sensing DÒNG ĐIỆN ở ngõ ra ⇒ Rout TĂNG (ngược chiều với sensing điện áp ở Case 6/13)



#	Trường hợp / Điều kiện	Công thức kết quả	Ghi chú nhanh
	 *Ví dụ 8.4: cảm biến dòng qua r nhỏ + khuếch đại phụ A1, bơm nguồn thử Vt để tính loop gain (slide 35)*		
19	Series-Series — trở kháng vào vòng kín	**Rin,CL = Rin·(1+GmRF)**	Rin tăng (giống series-shunt vì cùng kiểu return series ở vào). Kết hợp Rout tăng (Case 18) ⇒ Rin cao/Rout cao = đúng Transconductance Amplifier lý tưởng

Ghi nhớ / Ý nghĩa vật lý — Mục IV


- Series-Shunt (voltage amp): Rin TĂNG (1+Aβ) lần, Rout GIẢM (1+Aβ) lần — đúng đặc tính khuếch đại điện áp lý tưởng; đây chính là mạch op-amp không đảo kinh điển (Case 12, Ex8.2).
- Series-Series (transconductance amp): CẢ Rin lẫn Rout đều TĂNG (1+Aβ) lần vì cả 2 cổng mạng hồi tiếp đều là series. Nhận diện nhanh: có điện trở cảm biến dòng (RS hoặc r nhỏ) mắc nối tiếp ngay trên đường tín hiệu ra (Ex8.4).
- Mẹo tính loop gain xuyên suốt chương: luôn dùng phương pháp "cắt vòng — bơm nguồn thử Vt/It đúng tại điểm hồi tiếp quay về — đặt Vin=0", rồi theo dõi tín hiệu lan truyền hết vòng (Ex8.2–8.4, và cả Mục V).
- Hồi tiếp CỤC BỘ có thể làm TĂNG hoặc GIẢM Rin tùy cấu trúc kết nối cụ thể (so sánh Case 7 vs Case 16) — không có quy tắc "hồi tiếp luôn giảm trở kháng"; phải xét đúng loại sensing/return tại chính điểm đó.

V. CẤU HÌNH HỒI TIẾP II — SHUNT-SHUNT & SHUNT-SERIES

20	Shunt-Shunt (Voltage-Current): return song song ở vào, sensing song song ở ra	Khối thuận: hỗ trở R0 (Ie→Vout); khối hồi tiếp: gmF (Vout→IF)	Cả 2 cổng mạng hồi tiếp đều shunt ⇒ cả 2 cần trở kháng CAO. Hiện thực bộ khuếch đại hỗ trở — nền tảng bộ thu quang
21	Ví dụ 8.5 — cascode M2 (Vb cố định) trên M1 (cổng=nút P), Iin vào nút chung M1/M2, C1/C2 hồi tiếp Vout→P	**Loop gain: −[C1/(C1+C2)]·gm1·RD** **Rtot = RD / {1+[C1/(C1+C2)]·gm1RD}**	Rtot = độ lợi hỗ trở vòng kín (Iin→Vout), giảm so với RD vòng hở
22	Ví dụ 8.6 (kinh điển) — CS M1 tải RD, RF nối thẳng Vout về cổng (cổng cũng nhận Iin)	**Rin,closed = RF/(1+gmRD)** **Rout,closed = RD/(1+gmRD)**	Loop gain = gmRD (β=1, vì RF chỉ truyền thẳng Vout về cổng). Cả Rin, Rout đều giảm = đúng Transimpedance Amplifier lý tưởng (Rin=0, Rout=0)

#	Trường hợp / Điều kiện	Công thức kết quả	Ghi chú nhanh
		 $R_{in,closed} = \frac{R_F}{1+g_m R_D}, R_{out,closed} = \frac{R_D}{1+g_m R_D}$ *Ví dụ 8.6: mạch shunt-shunt kinh điển dùng RF (slide 40)*	
23	Ứng dụng — bộ thu quang (optical-fiber receiver): so sánh R1 thụ động vs. TIA tích cực (cấu trúc Ex8.6)	(b) TIA tích cực có Rin nhỏ hơn nhờ hồi tiếp ⇒ ít dòng quang điện bị rẽ qua CD1 ở tần số cao	KẾT LUẬN: slide 38 tự trích dẫn "(see Slide 36)" cho ứng dụng optical-receiver, nhưng nội dung slide 36 thực tế là Rin của series-series — ứng dụng optical-receiver thật sự nằm ở slide 41. Đây là lỗi trích số slide trong Notes gốc (không ảnh hưởng công thức); cheat sheet này đã dùng đúng số slide 41.
		 *So sánh R1 thụ động (a) và bộ khuếch đại hỗ trở tích cực TIA (b) cho photodiode (slide 41)*	
24	Shunt-Series (Current-Current): return song song ở vào, sensing nối tiếp ở ra	Khối thuận: độ lợi dòng AI (Ie→Iout); mạng hồi tiếp trả IF song song ở vào	Cổng return (shunt) cần Rout cao; cổng sensing (series) cần Rin thấp. Hiện thực Current Amplifier lý tưởng (Rin=0, Rout=∞) — đối ngẫu với series-shunt

#	Trường hợp / Điều kiện	Công thức kết quả	Ghi chú nhanh





Hiện thực shunt-series: Iin bơm vào cổng M1 (shunt), RS+RF lấy mẫu dòng ra và trả về (series sensing, shunt return) (slide 43)

Ghi nhớ / Ý nghĩa vật lý — Mục V

- Shunt-Shunt (transimpedance amp): CẢ Rin lẫn Rout đều GIẢM (1+Aβ) lần — đối ngẫu hoàn toàn với series-series. Đây là lý do TIA shunt-shunt (Ex8.6) là lựa chọn kinh điển cho tầng đầu bộ thu quang: Rin nhỏ giúp "hút" dòng quang điện thay vì để nó rẽ qua điện dung ký sinh CD1 của photodiode (Case 23).
- Shunt-Series (current amp): Rin GIẢM, Rout TĂNG — đối ngẫu hoàn toàn với series-shunt. Nhận diện nhanh: dòng vào bơm trực tiếp vào 1 nút (shunt input), sensing dòng ra bằng điện trở cảm biến mắc nối tiếp (series output).
- Quy luật đối xứng xuyên suốt cả 4 cấu hình (Mục IV+V): cổng SERIES của mạng hồi tiếp cần trở kháng THẤP (giống ampe kế/nguồn áp lý tưởng); cổng SHUNT cần trở kháng CAO (giống vôn kế/nguồn dòng lý tưởng) — nhớ quy luật này là suy ra được cả 8 công thức Rin/Rout của Mục IV–V mà không cần học thuộc riêng lẻ.

VI. HIỆU ỨNG TẢI CỦA MẠNG HỒI TIẾP (chỉ tra cứu kết quả — xem Notes slide gốc để có đạo hàm đầy đủ)

25	Chọn mô hình 2 cổng theo kiểu nối (series/shunt) của mỗi cổng mạng hồi tiếp	Series-Shunt ↔ mô hình G | Series-Series ↔ mô hình Z Shunt-Shunt ↔ mô hình Y | Shunt-Series ↔ mô hình H	Tham số hồi tiếp ngược (Z21, Y21, H21, G21) đóng vai trò β trong công thức A/(1+Aβ)

#	Trường hợp / Điều kiện	Công thức kết quả	Ghi chú nhanh
		 $V_1 = Z_{11}I_1 + Z_{12}I_2$ $V_2 = Z_{21}I_1 + Z_{22}I_2$ $V_1 = H_{11}I_1 + H_{12}V_2$ $I_2 = H_{21}I_1 + H_{22}V_2$ $I_1 = Y_{11}V_1 + Y_{12}V_2$ $I_2 = Y_{21}V_1 + Y_{22}V_2$ $I_1 = G_{11}V_1 + G_{12}I_2$ $V_2 = G_{21}V_1 + G_{22}I_2$ *Bốn mô hình mạng hai cổng Z/Y/H/G-parameters (slide 46)*	
26	Quy tắc mở vòng có tính tải (áp dụng cho mọi cấu hình, minh họa series-shunt)	Giữ G22 shunt Vin xuống đất (tải vào); giữ G11 làm tải thêm ở ngõ ra — KHÔNG đơn giản ngắt hẳn β	Bỏ qua bước này sẽ tính sai Av,open có tải — nguồn phụ thuộc G21·Vout chỉ bỏ khi tính riêng Av,open (không phải khi tính vòng kín)
		 *Cách nhìn khái niệm: tách β thành G22 (tải vào) và G11 (tải ra) khi mở vòng (slide 49)*	
27	Ex8.7 (series-shunt có tải, RF hồi tiếp về nguồn M1) & Ex8.8 (series-series có tải, RF giữa 2 nút nguồn suy giảm)	Ex8.7: Av,open=[RD1/(RF‖RS+1/gm1)]·[gm2(RD2‖(RF+RS))] β=RS/(RF+RS), T=Av,open·β, Av,closed=Av,open/(1+T) Ex8.8: Gm,open={RD1/[RS1‖(RF+RS3)+1/gm1]}·{gm2RD2/[RS3‖(RF+RS1)+1/gm3]} Z21=[RS3/(RS3+RS1+RF)]·RS1	Kết quả tra cứu trực tiếp từ slide 50, 52 — chỉ dùng khi cần độ chính xác cao (không giả định mạng hồi tiếp lý tưởng như Ex8.2–8.6)

#	Trường hợp / Điều kiện	Công thức kết quả	Ghi chú nhanh
28	Ex8.9 (shunt-shunt có tải, RF từ Vout về cổng M1) & Ex8.10 (shunt-series có tải, RF+RS)	Ex8.9: Ropen=(RS∥RF)·gm·(RF∥RD), Y21=1/RF Vout/Vin=(1/RS)·Ropen/{1+gm(RF∥RD)[RS/(RS+RF)]} Ex8.10: AI,open=(RF+RS)gm1RD/[RS∥RF+1/gm2], H21=RS/(RF+RS)	Kết quả tra cứu trực tiếp từ slide 53, 54 — ví dụ khép lại chương, đối chiếu Ex8.6/Ex8.9 để thấy chênh lệch khi tính có/không có tải

Ghi nhớ / Ý nghĩa vật lý — Mục VI

- Trong thực tế, mạng hồi tiếp (RF, R1/R2, RS...) KHÔNG lý tưởng — luôn "tải" lên cả 2 cổng của bộ khuếch đại chính, khiến Av,open THỰC TẾ nhỏ hơn giá trị tính khi giả định hồi tiếp không tải (như Ex8.2–Ex8.6 ở Mục IV–V).
- Chọn đúng mô hình 2 cổng theo kiểu nối của TỪNG cổng mạng hồi tiếp: 2 cổng đều series → Z; 2 cổng đều shunt → Y; 1 series+1 shunt → G (series-shunt) hoặc H (shunt-series) — chọn sai mô hình sẽ tính sai chiều/độ lớn của tải (Case 25).
- Khi "mở vòng có tải" để tính Av,open: KHÔNG đơn giản ngắt hẳn mạng hồi tiếp — phải GIỮ LẠI đúng 2 phần tử tải tương đương ở 2 đầu (vd. G22 ở vào, G11 ở ra), rồi mới bỏ nguồn phụ thuộc hồi tiếp (G21·Vout) vì nguồn này chỉ có ý nghĩa khi tính vòng KÍN (Case 26).
- So sánh Ex8.6 (lý tưởng hóa, Case 22) với Ex8.9 (có tải, Case 28) cho thấy chênh lệch thực tế đáng kể: dùng Mục IV–V để ước lượng nhanh/định tính khi làm bài tập, dùng Mục VI khi cần con số chính xác đối chiếu với mô phỏng SPICE.

Lưu ý sử dụng: Chỉ dùng công thức Tầng 1 (tra cứu, không đạo hàm) cho bài tập áp dụng nhanh và nhận diện cấu hình mạch. Phần "Hiệu ứng tải" (Mục VI) chỉ liệt kê kết quả cuối — muốn xem đầy đủ các bước dùng mô hình hai cổng Z/Y/H/G, xem lại phần Notes chi tiết trong slide Lecture 8. Hai điểm từng được đánh dấu cần kiểm tra ở Case #4 và #23 đã được đối chiếu Razavi và tính lại bằng đại số/KCL, kết luận dứt điểm ngay trong bảng (xem cột "Ghi chú nhanh" của 2 case đó). Mọi hình minh họa trong tài liệu này trích trực tiếp từ slide Lecture 8 do giảng viên cung cấp.

PHẦN A — Bài tập áp dụng nhanh

8 bài tập Tầng 1 (áp dụng công thức tra cứu trực tiếp từ bảng trên, không cần đạo hàm KCL/KVL). Số liệu đặt hợp lý về mặt vật lý cho công nghệ CMOS điển hình.

STT	Đề bài
1	Một bộ khuếch đại vòng hở có độ lợi A=2000, mạng hồi tiếp β=0,01. Tính A_CL. Nếu do trôi nhiệt độ, A giảm 20% còn A=1600, A_CL thay đổi bao nhiêu phần trăm? Nhận xét ý nghĩa của kết quả (gain desensitization).
2	Mạch CS hồi tiếp bằng bộ chia điện dung: C1=2pF (Vin→X), C2=0,2pF (X→Vout), gm1ro1=200. (a) Tính Vout/Vin theo công thức KCL đầy đủ (Case 4). (b) Nếu một sinh viên nhầm lấy nhãn β=C2/(C1+C2) trên slide rồi áp A_CL≈1/β, kết quả sẽ sai lệch thế nào so với (a)?
3	Một bộ khuếch đại vòng hở một cực có A0=500, fp=200kHz, đóng vòng với β=0,02. Tính độ lợi DC vòng kín A_CL và tần số −3dB vòng kín f3dB,CL. Kiểm tra tích Gain×Bandwidth trước và sau khi đóng vòng.
4	Một bộ khuếch đại có Rout vòng hở = 10kΩ, loop gain βA0=49, mạng hồi tiếp SENSING ĐIỆN ÁP ở ngõ ra. Tính Rout,CL. Nếu đổi sang mạng hồi tiếp SENSING DÒNG ĐIỆN với cùng độ lớn loop gain, Rout,CL sẽ bằng bao nhiêu? Giải thích ngắn gọn vì sao khác chiều.
5	Đo được ở ngõ vào/ra của một bộ khuếch đại hồi tiếp: Rin ≈ 0, Rout ≈ ∞. Đây là loại khuếch đại lý tưởng nào? Nó tương ứng với cấu hình hồi tiếp nào trong 4 cấu hình đã học?
6	Hai mạch khuếch đại A và B đều có return kiểu SERIES ở ngõ vào (Rin đều tăng khi đóng vòng). Khi đóng vòng, mạch A có Rout giảm, mạch B có Rout tăng. Hỏi mạch nào là series-shunt, mạch nào là series-series? Giải thích dựa trên kiểu sensing ở ngõ ra.
7	Mạch shunt-shunt kinh điển (Ex8.6): CS M1 với gm=5mA/V, RD=2kΩ, điện trở hồi tiếp RF=20kΩ nối thẳng từ Vout về cổng. Tính Rin,closed và Rout,closed. Kết quả có phù hợp với đặc tính lý tưởng của Transimpedance Amplifier không?
8	Một mạng hồi tiếp có CẢ HAI cổng đều là kết nối kiểu SERIES. (a) Nên dùng mô hình mạng hai cổng nào (Z/Y/H/G) để tính chính xác hiệu ứng tải? (b) Đây tương ứng với cấu hình hồi tiếp nào trong 4 cấu hình đã học ở Mục IV–V?

PHẦN B — Lời giải chi tiết

Mỗi bài giải theo 3 bước: (1) xác định case/công thức áp dụng, (2) thay số tính toán, (3) kết luận/nhận xét ý nghĩa.

Bài 1 — Gain desensitization (áp dụng Case #3)

Bước 1: Case #3: A_CL = A/(1+Aβ).

Bước 2: Aβ = 2000×0,01 = 20 ⇒ A_CL = 2000/21 = **95,24** (khi A=2000). Khi A giảm còn 1600: Aβ=16 ⇒ A_CL = 1600/17 = **94,12**.

Bước 3: % thay đổi A_CL = (94,12−95,24)/95,24 ≈ **−1,18%**, trong khi A giảm tới −20%. Kết luận: A_CL gần như "trơ" với sai lệch lớn của A — đúng bản chất gain desensitization (độ nhạy giảm theo hệ số ≈(1+Aβ)).

Bài 2 — Bẫy nhãn β của bộ chia điện dung (áp dụng Case #4)

Bước 1: Case #4: dùng đúng kết quả KCL, KHÔNG dùng nhãn β=C2/(C1+C2).

Bước 2: Xấp xỉ deep-feedback: Vout/Vin → −C1/C2 = −2/0,2 = **−10** (tính đầy đủ với gm1ro1=200 hữu hạn cho kết quả chính xác hơn ≈**−9,48**, sai khác nhỏ do gm1ro1 hữu hạn).

Bước 3: Nếu áp nhầm 1/β = (C1+C2)/C2 = 2,2/0,2 = **+11** — SAI cả dấu lẫn độ lớn so với kết quả đúng (−10). Đây chính là minh chứng bằng số cho cảnh báo ở Case #4: mạch cộng dòng tại nút ảo không tuân theo A_CL≈1/β máy móc.

Bài 3 — Bandwidth modification (áp dụng Case #5)

Bước 1: Case #5: A_CL(DC)=A0/(1+A0β); f3dB,CL=fp(1+A0β).

Bước 2: A0β = 500×0,02 = 10. A_CL(DC) = 500/11 ≈ **45,45**. f3dB,CL = 200kHz×11 = **2,2MHz**.

Bước 3: GBW vòng hở = 500×200kHz = 100MHz; GBW vòng kín = 45,45×2,2MHz ≈ **100MHz** — gần như không đổi, xác nhận nguyên lý đánh đổi gain lấy băng thông.

Bài 4 — Chiều thay đổi Rout theo kiểu sensing (áp dụng Case #6/13 và #18)

Bước 1: Sensing điện áp (shunt ở ra) → Case #6/13: Rout,CL = Rout/(1+βA0).

Bước 2: Rout,CL = 10kΩ/(1+49) = 10kΩ/50 = **200Ω**.

Bước 3: Sensing dòng điện (series ở ra) → Case #18 dạng tổng quát: Rout,closed = (1+loop gain)×Rout = 50×10kΩ = **500kΩ**. Cùng độ lớn loop gain nhưng NGƯỢC CHIỀU hoàn toàn — đúng quy luật ở box Ghi nhớ Mục II: shunt sensing giảm Rout, series sensing tăng Rout.

Bài 5 — Nhận diện loại khuếch đại và cấu hình (áp dụng Case #9 và #24)

Bước 1: Case #9: Rin≈0, Rout≈∞ ⇔ **Current Amplifier** lý tưởng (Iin→Iout).

Bước 2: Case #24: cấu hình hiện thực Current Amplifier là **Shunt-Series (current-current feedback)**.

Bài 6 — Phân biệt series-shunt và series-series qua Rout (áp dụng Case #14/19 và #13/18)

Bước 1: Cả 2 mạch đều return series ở vào nên Rin đều tăng (Case #14 & #19) — KHÔNG phân biệt được chỉ từ Rin.

Bước 2: Phân biệt qua Rout: series-shunt sensing điện áp ⇒ Rout GIẢM (Case #13); series-series sensing dòng điện ⇒ Rout TĂNG (Case #18/19).

Bước 3: Kết luận: Mạch A (Rout giảm) = **series-shunt** (voltage amplifier); Mạch B (Rout tăng) = **series-series** (transconductance amplifier).

Bài 7 — TIA kinh điển Ex8.6 (áp dụng Case #22)

Bước 1: Case #22: Rin,closed=RF/(1+gmRD); Rout,closed=RD/(1+gmRD).

Bước 2: gmRD = 0,005×2000 = 10 ⇒ (1+gmRD)=11. Rin,closed = 20kΩ/11 ≈ **1,82kΩ**; Rout,closed = 2kΩ/11 ≈ **181,8Ω**.

Bước 3: Cả 2 trở kháng đều nhỏ — phù hợp đặc tính Transimpedance Amplifier lý tưởng (Rin=0, Rout=0), giải thích vì sao mạch này phù hợp làm tầng vào TIA cho bộ thu quang (Case #23).

Bài 8 — Chọn mô hình hai cổng (áp dụng Case #25)

Bước 1: Case #25: cả 2 cổng series ⇒ dùng mô hình **Z-parameter**.

Bước 2: Theo bảng đối chiếu 4 cấu hình (Mục IV): cấu hình có cả 2 cổng mạng hồi tiếp đều series là **Series-Series (current-voltage feedback / transconductance amplifier)**, đúng như dùng ở Ex8.8 (Case #27).